





(11) Publication number:

63281441 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: **62114673**

(51) Intl. Cl.: H01L 21/76 H01L 21/94

(22) Application date: 13.05.87

(30) Priority:

(43) Date of application

publication:

17.11.88

(84) Designated contracting

states:

(71) Applicant: HITACHI LTD

(72) Inventor: KAWAKAMI SUMIO

NAGANO TAKAHIRO

(74) Representative:

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:


PURPOSE: To improve the degree of integration and performance by a method wherein a first groove narrower than the depth of the groove and a second groove wider than the depth of the groove are formed to a substrate, the stepped section of the first groove and the second groove is buried with a first insulator and the flat section of the second groove with a second insulator, the surface is flattened and an element isolation region is shaped.

CONSTITUTION: An silicon oxide film 22 is deposited as a first insulating film, and a section as an element forming region is etched and a substrate 21 is etched, using the oxide film 22 as a mask. When a dense silicon oxide film the same as the first insulating film is deposited on a groove stepped section as a

EST AVAILABLE COPY

second insulating film and an accurate silicon oxide film 24 on a flat section, a cavity 25 is formed. Since the etching rate of the oxide film 24 is faster than the oxide film 22 by thirty or forty times, the oxide film in the groove stepped section is removed selectively through etching by the mixed liquid of hydrofluoric acid and ammonium fluoride, the oxide film 22 is side-etched at the same etching rate as the stepped section from the side wall of the stepped section, and the oxide film 24 on the element forming region is also gotten rid of and the groove width of the taken-off oxide film is kept approximately constant. The stepped section is buried with thermal oxide films 26, 27, and the surface is flattened.

COPYRIGHT: (C)1988,JPO&Japio





⑩日本国特許庁(JP)

₩ 10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-281441

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和63年(1988)11月17日

H 01 L 21/76 21/94 L-7131-5F 6708-5F

審査請求 未請求 発明の数 2 (全5頁)

49発明の名称

半導体装置及びその製造方法

②特 頤 昭62-114673

20出 願 昭62(1987)5月13日

@発 明 者 河 上

澄夫

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

70発明者 長野

降 洋

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 小川 勝男

外2名

明 細 巷

発明の名称
 半導体装置及びその製造方法

2. 特許請求の範囲

- 1. 半導体基板に少なくとも溝の深さより狭い第 1の消と、溝の深さより広い第2の溝とからなり、第1の溝は第1の絶縁物で埋め込まれ、第 2の溝の段差部は第1の絶縁物、平坦部は第2 の絶縁物で埋め込まれ、溝の表面と埋め込まれ た第1及び第2の絶縁物の表面が平坦であることを特徴とした半導体装置。
- 2. (a) 半導体基板に第1の絶縁膜を堆積し、素子形成領域上にマスクを形成して第1の絶線隙をエツチングする工程。
 - (b) 素子形成領域上の第1の絶縁膜をマスク として素子分離領域となる半導体基板をエ ッチングする工程。
 - (c) 滞倒壁部はエツチング速度が第1の絶縁 膜とほぼ同等、平坦部は第1の絶縁膜より 極めて遅い第2の絶縁膜を游の深さとほぼ

同じ高さに堆積する工程。

- (d) 第2の絶縁膜をウエツトエツチングし游 内の平坦部のみに第2の絶縁膜を残す工程。
- (e) 基板全面に潮の深さより厚い第3の絶縁 膜を堆積する工程。
- (f) 素子形成領域上の半導体基板表面が露出するまでエツチングする工程。

を備えたことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体装置及びその製造方法に係り、 特に半導体基板に潜を設け絶縁物を埋め込む 素子 分離領域形成法において、表面に段差のない 素子 分構造を有するのに好適な半導体装置及びその製 造方法に関するものである。

[従来の技術]

従来リフトオフ方法による素子分離形成技術は 特開昭57-176742号に記載のようにシリコン基板 にレジストでパターンを形成し、平行平板電極を

(1)

有するドライエッチ 装置を用いてシリコン基 板をエツチングする。その後、ECR(Elctron Cyclotron Resonance)型プラズマデポジシヨン装 町を用いてシリコン酸化膜を潜の深さと同等堆積 させ上記エツチング游を埋める。次にレジスト剥 雑液によりレジストを除去し素子分離を行なつて いた。

(発明が解決しようとする問題点)

上記世来技術では海幅の狭い領域と広い領域を同時に絶縁物を埋め込むことは困難である。第3回におれて素子分離にリフトオフ法を適用する2階において力を心臓33を形成後レジスト32階によったのかり、大きの後のレジストの地域である。このためはではなり、大きではなり、大きではない。したのとの地域である。この地域である。このためない。したがかし、実際にはならない。したの機にはならない。したの機能にもシリコンをではない。したの機能にもシリコンをではない。したの機能にもシリコンをではない。したの機能にもシリコンをではならない。したの後のレジスト

トがエンチングされてしまい素子形成領域上にも直接シリコン酸化膜が堆積されリフトオフができない恐れがある。たとえ素子領域上にレジストが残つたとしてもシリコン酸化膜堆積中にレジストがサイドエンチングされ所望の形状及び寸法が得られないという問題がある。

(3)

本発明の目的は素子分離領域を絶縁物で埋め込み、海幅の狭い領域と広い領域を同時に平坦化し、 かつ素子分離領域の界面特性が安定な半導体装置 及びその製造方法を提供することにある。

(問題点を解決するための手段) ...

上記目的を遠成するには、まず半導体基板表面に第1の絶縁膜を形成し、その後素子形成領域にマスクを形成し素子分離領域の半導体基板をエッチングして溝を設ける。次に溝側壁部はエッチング速度が第1の絶縁膜とほぼ同等、平坦部は第1の絶縁膜よりエッチング速度が極めて遅い第2の絶縁膜を溝の深さとほぼ同じ高さに堆積する。その後、第2の絶縁膜をエッチングする。エッチング後の溝幅の狭い領域の形状は、素子形成領域上

除去が困難であまた、特に海幅の狭い領域ではシリコン酸化膜堆積途中に農接した素子領域上のシリコン酸化膜が接触してしまいその後はシリコン酸化膜が溶内に堆積されず空凋34ができる。したがつて海幅の狭い領域はシリコン酸化膜が溶の深さまで堆積されず、溶幅の広い領域と同時に平坦化できないという問題がある。

また、従来技術ではリフトオフ村として有機物であるレジストを用いている。レジストを用いている。レジストをリフトオフ村として用いた場合、シリコン技板31のエッチング後もこのレジストを残しておか酸化形形であるい。しかし、その後のシリコン行なが、かりないができない。しかし、その後のシリコン行なが、からない。しかとなが、カーのでは、カーので

(4)

の第1及び第2の絶縁膜及び滞内の第2の絶縁膜 が除去される。一方、滯幅の広い領域は滯幅の狭い領域と同様素子形成領域上の第1,第2の絶縁 膜及び滯側壁部の第2の絶縁膜が帰去されV型の 滯が残り、平坦部は第2の絶縁膜が埋め込みに 状態になる。次に滯幅の狭い領域及び広い領域の 段差部の滯を埋め込み、さらに表面を平坦にする ため禕の深さより厚い第3の絶縁膜を堆積する。 その後、素子形成領域の基板表面が露出するまで エンチングすることにより遠成される。

(作用)

第1の絶縁膜は第2の絶縁膜に比べエツチング 速が速いためリフトオフ材として作用し、第2及 び第3の絶縁膜が埋め込み材として用いられる。

本発明によれば第2の絶縁膜のエツチング後は 潮幅の狭い領域と広い領域の段差部の潮幅がほぼ 同一となり、その後の第3の絶縁物の堆積により 素子形成領域及び素子分離領域が平坦化され、さ らにエツチングにより表面に段差のない素子構造 が得られる。



以下本発明の実施例を第1図、第2図により説 明する。

第1図は本発明の素子分離をBiCMOS (Bipolar CHOS) に適用した場合の一実施例である。 A 部 はMOS部、B はバイポーラ部である。1はP 型シリコン基板、2,5はN型拡散層、3はゲー ト絶縁膜、4はP型拡散層、6はエミツタ領域、 7はペース領域、8はコレクタ領域、9,10, 11はシリコン酸化膜、12はゲート電極、13 は配線用導電体、14は絶縁膜、15は電極であ

本実施例における素子分離構造は、シリコン基 板に游を形成し絶縁物を埋め込む方法なのでMOS 部の分離幅を狭くすることができるため高集積化 が図れる。一方パイポーラ部は高速、高負荷駆動 能をいかすため、素子分離領域は厚い絶縁膜が形 成されており、配線容量などの寄生容量の増加を 抑えることができる。

また、素子形成領域と素子分離領域の表面には

(7) .

コン酸化膜、平坦部には緻密なシリコン酸化膜 24を1μm堆積する。ここで、滞幅の狭い領域 はシリコン酸化膜堆積中に素子形成領域上のシリ コン酸化膜が接触してしまい空洞25が出来る. また、シリコン酸化膜24はその後の工程でエツ チングを行なうことがあり、それによる膜滅りを 考慮してその分だけあらかじめ厚くしておくこと も可能である。

次に弗酸と非化アンモニウムの混合液で約1分 間エツチングする。ここで特徴的なことは、溝段 差部に堆積されたシリコン酸化膜24は平坦部に 堆積されたシリコン酸化膜に比べエツチング速度 が30~40倍速いことである。このため選択的 に游段差部のシリコン酸化膜が除去され、さらに 除去された段差部の側壁から段差部と同等のエツ チング速度をもつ第1の絶縁膜であるシリコン酸 化膜22がサイドエツチングされ、これにともな い素子形成領域上のシリコン酸化膜24も同時に 除去され、第2図(d)に示す形状となる。 (リ フトオフ) このエツチングにより溝幅の狭い領域

段差がなく、このことは素子製造におけるホトリ ソグラフィ工程を容易にするだけでなく、その上 に形成される配線の断線を低波できるなどの利点 がある。

第2回は本発明の素子構造を実現するための数 造工程を示したものである。まず第2図(a) に 示すように例えば面方位(100), 比抵抗10 ΩοοのP型シリコン21を用意する。

次に基板上に第1の絶縁膜としてECRにより 租密なシリコン酸化膜22を0.5 μm堆積する。 このシリコン酸化膜22はリフトオフ材とじて用 いられる。その後レジスト23をマスクとして素 子形成領域となる部分にパターンを形成する。次 に平行平板電極型ドライエツチング装置を用いて シリコン酸化膜22をエツチングしたのちレジス ト23を除去する。次に第2図(b)に示すよう にシリコン酸化膜22をマスクとしてシリコン基 板21を約1μmエツチングする。その後第2図 (c) に示すように第2の絶縁膜としてECRに より溝段差部には第1の絶縁膜と同様租密なシリ

(8)

はシリコン酸化膜がなく、広い領域の平坦部のみ にシリコン酸化膜24が残り除去されたシリコン 酸化膜の溝幅はほぼ一定となる。次に第2図(e) に示すように段差部の界面安定化のため熱酸化膜 26を0.05 μm 堆積し、さらに 物細な 段 差部 などにつきまわりのよい減圧CVD法によりシリ コン酸化膜27を約1.5 μm堆積する。これに より段差部は完全に絶縁膜により埋め込まれ、か つ素子形成領域と素子分離領域の表面が平坦とな る。その後、第2図(f)に示すようにウエット 酸素中1000℃で約30分間熱処理を行なつた のち、弗酸と弗化アンモニウムの混合被でシリコ ン酸化膜27,26を素子形成領域の表面が露出 するまでエッチングする.

以上の製造方法により海幅の狭い領域には熱酸 化膜及び減圧CVD法によるシリコン酸化膜、一 方溝幅の広い領域の段差部は熱酸化膜及び減圧 CVD法によるシリコン酸化膜、広い領域には ECRによるシリコン酸化膜が埋め込まれ、かつ 表面に段差のない素子分離構造ができる。

また、本実施例では第2図(f)において弗酸と弗化アンモンの混合液でエツチングして平坦化を行なつたがドライエツチングでも同様の結果が得られる。

[発明の効果]

本発明による素子分離構造は L S I の高集稅化及び性能向上ができ、かつ表面段差がないためその上に形成される配線の断線が低減され半導体装置の歩留りが向上する。

また、リフトオフ材として無機物であるシリコン酸化膜を用いているため、素子分離領域の汚染がなく界面特性が安定となり信頼性の向上が図れる。

4. 図面の簡単な説明


(11)

第 I 図
A B
I 3 I4 I5
I 2 3 4 III 6 7 8


第1図は本発明の実施例の断面構造面、第2図(a)~(f)は本発明を実現するための製造工程を示す断面構造図、第3図は従来の問題点を説明する断面構造図である。


代理人 弁理士 小川勝男

(12)









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
П отнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.